PCB设计中常见47UF 16V的错误有哪些？

　　电子工程师指从事种种电子设备和信息系统研究、解说、产物设计、科技开拓、出产和打点等事情的高级工程技能人才。一般分为硬件工程师和软件工程师。

　　硬件工程师：主要认真电路阐明、设计;并以电脑软件为东西举办PCB设计，待工场PCB建造完毕而且焊接好电子元件之后举办测试、调试;

　　软件工程师：主要认真单片机、DSP、ARM、FPGA等嵌入式措施的编写及调试。FPGA措施有时属硬件工程师事情领域。

　　是人就会出错，况且是工程师呢?固然斗转星移，工程师们却常常犯同样的错误!下面，就请列位对号入座，看看本身有没有中招。

　　这些拉高/拉低的电阻用多大的阻值干系不大，就选个整数5K吧

　　点评：市场上不存在5K的阻值，最靠近的是 4.99K(精度1%)，其次是5.1K(精度5%)，其整天职别比精度为20%的4.7K高4倍和2倍。20%精度的电阻阻值只有1、1.5、2.2、 3.3、4.7、6.8几个种别(含10的整数倍);雷同地，20%精度的电容也只有以上几种值，假如选了其它的值就必需利用更高的精度，本钱就翻了几 倍，却不能带来任何长处。

　　这部门电路只要要求软件这样设计就不会有问题

　　点评：硬件上许多电气特性直接管软件节制，但软件是常常产生意外的，措施跑飞了之后无法预料会有什么操纵。设计者应确保岂论软件做什么样的操纵硬件都不该在短时间内产生永久性损坏。

　　这点逻辑用74XX的门电路搭也行，但太土，照旧用CPLD吧，显得高等多了

　　点评：74XX的门电路只几毛钱，而CPLD至少也得几十块。本钱提高了N倍不说，还给出产、文档等事情增添数倍的事情。

　　这板子的PCB设计要求不高，就用细一点的线，自动布吧

　　点评：自动布线一定要占用更大的PCB面积，同时发生比手动布线多许多几何倍的过孔，在批量很大的产物中，PCB厂家贬价所思量的因素除了商务因素外，就是线宽和过孔数量，它们别离影响到PCB的制品率和钻头的耗损数量，节省了供给商的本钱，也就给贬价找到了来由。

　　我们这系统是220V供电，就不消在乎功耗问题了

　　点评：低功耗设计并不只仅是为了省电，更多的长处在于低落了电源模块及散热系统的本钱、由于电流的减小也淘汰了电磁辐射和热噪声的滋扰。跟着设备温度的低落，器件寿命则相应耽误(半导体器件的事情温度每提高10度，寿命则缩短一半)

　　这些总线信号都用电阻拉一下，感受安心些

　　点评：信号需要上下拉的原因许多，但也不是个个都要拉。上下拉电阻拉一个纯真的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安 级，此刻的系统经常是地点数据各32位，大概尚有244/245断绝后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了(不要用8毛钱一度电 的见识来看待这几瓦的功耗)。

　　CPU和FPGA的这些不消的I/O口怎么处理惩罚呢?先让它空着吧，今后再说

　　点评：不消的I/O口假如悬空的话，受外界的一点点滋扰就大概成为重复振荡的输入信号了，而MOS器件的功耗根基取决于门电路的翻转次数。假如把它上拉的话，每个引脚也会有微安级的电流，所以最好的步伐是设成输出(虽然外面不能接其它有驱动的信号)

　　这款FPGA还剩这么多门用不完，可恣意发挥吧

　　点评：FGPA的功耗与被利用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在差异电路差异时刻的功耗大概相差100倍。只管淘汰高速翻转的触发器数量是低落FPGA功耗的基础要领。

　　这些小芯片的功耗都很低，不消思量

　　点 评：对付内部不太巨大的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16244，没有负载的话耗电或许不到1毫安，但它的指标是每个脚可 驱动60毫安的负载(如匹配几十欧姆的电阻)，即满负荷的功耗最大可达60*16=960mA，虽然只是电源电流这么大，热量都落到负载身上了。

　　存储器有这么多节制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧，这样读操纵时数据出来得快多了。

　　点评：大部门存储器的功耗在片选有效时(岂论OE和WE如何)将比片选无效时大100倍以上，所以应尽大概利用CS来节制芯片，而且在满意其它要求的环境下尽大概缩短片选脉冲的宽度。

　　这些信号怎么都有过冲啊?只要匹配得好，就可消除了