PCB机关时如何摆放及安装去耦电容

数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的巨细一般是差异的，即：Iol>Ioh。以下图的TTL与非门为例说明尖峰电流的形成：

图1 TTL与非门

输出电压如右图(a)所示，理论上电源电流的波形如右图(b)，而实际的电源电流保险如右图(c)。由图(c)可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的范例和输出端所接的电容负载而异。

发生尖峰电流的主要原因是：

输出级的T3、T4管短设计内同时导通。在与非门由输出低电平转向高电平的进程中，输入电压的负跳变在T2和T3的基极回路内发生很大的反向驱动电流，由于T3的饱和深度设计得比T2大，反向驱动电流将使T2首先离开饱和而截至。T2截至后，其集电极电位上升，使T4导通。但是此时T3还未离开饱和，因此在极短得设计内T3和T4将同时导通，从而发生很大的ic4，使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。

低功耗型TTL门电路中的R4较大，因此其尖峰电流较小。当输入电压由低电平变为高电平时，与非门输出电平由高变低，这时T3、T4也大概同时导通。但当T3开始进入导通时，T4处于放大状态，两管的集-射间电压较大，故所发生的尖峰电流较小，对电源电流发生的影响相对较小。

发生尖峰电流的另一个原因是负载电容的影响。与非门输出端实际上存在负载电容CL，当门的输出由低转换到高时，电源电压由T4对电容CL充电，因此形成尖峰电流。

当与非门的输出由高电平转换到低电平时，电容CL通过T3放电。此时放电电流不通过电源，故CL的放电电流对电源电流无影响。

尖峰电流的抑制要领：

1、在电路板布线上采纳法子，使信号线的杂散电容降到最小;

2、另一种要领是设法低落供电电源的内阻，使尖峰电流不至于引起过大的电源电压颠簸;

3、凡是的作法是利用去耦电容来滤波，一般是在电路板的电源进口处放

一个1uF～10uF的去耦电容，滤除低频噪声;在电路板内的每一个有源器件的电源和地之间安排一个0.01uF～0.1uF的去耦电容(高频滤波电容)，用于滤除高频噪声。滤波的目标是要滤除叠加在电源上的交换滋扰，但并不是利用的电容容量越大越好，因为实际的电容并不是抱负电容， 4.7uf 100v，不具备抱负电容的所有特性。

去耦电容的选取可按C=1/F计较，个中F为电路频率，即10MHz取0.1uF，100MHz取0.01uF。一般取0.1~0.01uF均可。

安排在有源器件傍的高频滤波电容的浸染有两个，其一是滤除沿电源传导过来的高频滋扰，其二是实时增补器件高速事情时所需的尖峰电流。所以电容的安排位置是需要思量的。

实际的电容由于存在寄生参数， 铝电解电容，可等效为串联在电容上的电阻和电感，将其称为等效串联电阻(ESR)和等效串联电感(ESL)。这样，实际的电容就是一个串联谐振电路，其谐振频率为(图2)：

图2 谐振频率

实际的电容在低于Fr的频率泛起容性，而在高于Fr的频率上则泛起感性，所以电容更象是一个带阻滤波器。

10uF的电解电容由于其ESL较大，Fr小于1MHz，对付50Hz这样的低频噪声有较好的滤波结果，对上百兆的高频开关噪声则没有什么浸染。

电容的ESR和ESL是由电容的布局和所用的介质抉择的，而不是电容量。通过利用更大容量的电容并不能提高抑制高频滋扰的本领，同范例的电容，在低于Fr的频率下，大容量的比小容量的阻抗小，但假如频率高于Fr，ESL抉择了两者的阻抗不会有什么区别。

电路板上利用过多的大容量电容对付滤除高频滋扰并没有什么辅佐，出格是利用高频开关电源供电时。另一个问题是，大容量电容过多，增加了上电及热插拔电路板时对电源的攻击，容易引起如电源电压下跌、电路板接插件打火、电路板内电压上升慢等问题。

PCB机关时去耦电容摆放

对付电容的安装，首先要提到的就是安装间隔。容值最小的电容，有最高的谐振频率，去耦半径最小，因此放在最接近芯片的位置。容值稍大些的可以间隔稍远，最外层安排容值最大的。可是，所有对该芯片去耦的电容都只管接近芯片。

下面的图3就是一个摆放位置的例子。本例中的电容品级大抵遵循10倍品级干系。

图3 电容位置摆放