东莞电解电容低落噪声与电磁滋扰的PCB设计窍门

电子设备的敏捷度越来越高，这要求设备的抗滋扰本领也越来越强，因此PCB设计也变得越发坚苦，如何提高PCB的抗滋扰本领成为浩瀚工程师们存眷的重点问题之一。本文将先容PCB设计中低落噪声与电磁滋扰的一些小窍门。

下面是颠末多年设计总结出来的，在PCB设计中低落噪声与电磁滋扰的24个窍门：

(1) 能用低速芯片就不消高速的，高速芯片用在要害处所。

(2) 可用串一个电阻的步伐，低落节制电路上下沿跳变速率。

(3) 只管为继电器等提供某种形式的阻尼。

(4) 利用满意系统要求的最低频率时钟。

(5) 时钟发生器只管近到用该时钟的器件。石英晶体振荡器外壳要接地。

(6) 用地线将时钟区圈起来，时钟线只管短。

(7) I/O 驱动电路只管近印刷板边，让其尽快分开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的步伐，减小信号反射。

(8) MCD 无用端要接高，或接地，或界说成输出端，集成电路上该接电源地的端都要接，不要悬空。

(9) 闲置不消的门电路输入端不要悬空，闲置不消的运放正输入端接地，负输入端接输出端。

(10) 印制板只管，利用45 折线而不消90 折线布线以减小高频信号对外的发射与耦合。

(11) 印制板按频率和电流开关特性分区，噪声元件与非噪声元件要间隔再远一些。

(12) 单面板和双面板用单点接电源和单点接地、电源线、地线只管粗，经济是能遭受的话用多层板以减小电源，地的容生电感。

(13) 时钟、总线、片选信号要远离I/O 线和接插件。

(14) 模仿电压输入线、参考电压端要只管远离数字电路信号线，出格是时钟。

(15) 对A/D 类器件，数字部门与模仿部门甘心统一下也不要交错。

(16) 时钟线垂直于I/O 线比平行I/O 线滋扰小，时钟元件引脚远离I/O 电缆。

(17) 元件引脚只管短，去耦电容引脚只管短。

(18) 要害的线要只管粗，并在双方加上掩护地。高速线要短要直。

(19) 对噪声敏感的线不要与大电流，高速开关线平行。

(20) 石英晶体下面以及对噪声敏感的器件下面不要走线。

(21) 弱信号电路， 330UF 25V， 贴片电解电容，低频电路周围不要形成电流环路。

(22) 信号都不要形成环路，如不行制止，让环路区只管小。

(23) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。

(24) 用大容量的钽电容或聚酷电容而不消电解电容作电路充放电储能电容。利用管状电容时，外壳要接地。