高动态范畴的330UF 50V电容丈量电路

摘要：本文先容了一款电容检测电路(CDC)，个中给出了一种基于电荷转移型AFE，在宽待测电容范畴下针对差异巨细的电容举办粗测和细测两次丈量以得到最佳丈量值的粗细测迫近型AFE，并为此设计了一种布局简朴有效的节制时序以及对应的逻辑电路和针对得到的ADC输出值设计的可编程除2电路。同时，为了将AFE和ADC隔分开来，提出了AFE和ADC的匹配中间级布局（高精度跟从器）。

0   引言

电容数字转换器是专为鼓励电容式触摸传感器设计,具有低功耗、高集成度、高精度丈量的特点,已成为消费电子规模中电容传感器应用的主流产物。跟着的工艺和技能的不绝成长，电容的巨细在不绝减小，这令对电容的检测发生了必然的难度，基于这样的近况，我们设计了一款具有转换精度高(转换有效位数为11-bits)，电容检测范畴(电容检测为1 fF~2 pF)宽，电容速率为400 μs的电容检测电路(CDC)。

1   系统整体设计

本设计的顶层电路如图1所示，为本作品CDC总体框架布局，片内发生基准和时钟，骨干布局为AFE和ADC，举办输入电容至数字量的转换后，由输出寄存器举办简朴的DSP，然后输出数字量至片外。

图1 CDC系统顶层电路（*标志的寄生电容赔偿电路仅逗留在前仿/道理验证阶段）

2   高速电荷转移型-粗细测AFE设计

2.1 AFE整体电路先容

图2 电路道理图

本文提出的电路是一种将微弱电容值转换为数字量的集成电容丈量电路，该电路是基于电荷守恒提出的电容丈量道理如图2所示，其创新处在于节制时序、模仿前级电路布局、以及节制算法。

该电路由模仿前级电路（AFE）、ADC、输出移位寄存器和节制逻辑电路四个部门构成，模仿前级电路用于将输入的待测电容的电容值线性对应地转换成一个可供ADC丈量的电压值，其由若干个电容、运放、MOS管、电压跟从器、反相器、以及MOS管开关构成。

个中，所用到的运放是一个低失调电压的一级运放，Coffset是一个用于在校正进程中存储运放的输出失调电压的皮法电容，Vref是外部引入的参考电压，Cy是用于收集电荷的电容。电压跟从器回收一级或二级布局，用于断绝ADC和AFE，并提供阻抗匹配。

模仿前级电路中心的电流镜布局回收1:1的宽长比，用于将流过左端补给至Cx的电荷复制到右端的Cy，电流镜右端为2个沟通布局的电路并联，差异之处在于反相器的输入为A[0]至A[M-1]. A[M-1:0]是由节制逻辑电路发生的，用于节制流入到Cy的电荷的增益倍数，是一个2位的数字信号。

整个电路一共用到7个开关，个中S3节制的是片外的任意形式开关，剩余的6个开关为片内的MOS管开关，它们的浸染简述如下：

S1：节制模仿前级电路电路初始化

S2：连通片外与片内电路的节制信号

S3：节制片外待测电容Cx是否接入

模仿前级电路左方框内的电容Cx是片外的待测电容，S3是一个受控与节制逻辑的开关，Cpara是片表里Pad的寄生电容。

2.2 粗细测时序设计先容

图3 开关状态图：(a)初始态 (b)停当态 (c)接入待测电容 (d)调解增益档位

AFE运行时需要频繁地举办开关怀换，可总结为以下4个步调，4个步调对应的开关状态如图图3(a)(b)(c)(d)所示。以下参照时序图和电路道理图给出各个时间点电路举办的行动。

T0：将A设为(11)2， 10UF 16V，开始举办电容值丈量。  

T1：电路初始化，运放同相输入端的反馈环路断开、反相输入端的反馈环路接通，运放的失调电压Voffset被生存至Coffset，Cy被初始为Vref，ADC的反相输入端一连收罗接入待测电容之前的AFE输出电压。

T2：将芯片的丈量引脚导通，断开用于初始化的开关，此时运放的反相输入电压为Voffset，抵消了运放的失调电压。同时将寄生在Pad和外部连线的等效寄生电容充电至Vref。

T3:断开ADC的反相输入端，此时已经将接入待测电容前的AFE输出电压生存到ADC的反相输入端，记为VN。

T4：接入待测电容，运放的同相输入端被拉低，节制推挽级增补电荷。同时，电流镜将M倍的电荷注入到Cy，期待电路不变后，Cy的上极板电压VP被生存到ADC的同相输入端，ADC开始转换VP-VN的值。

T5：第一次收罗完成，ADC的输出值为D1，假设ADC的最大输出值为Dmax，假如D1＞Dmax/2，则A变为（01）。假如D1＜Dmax/2，则A稳定。

T6：再举办一次T1至T4，得到ADC第二次的输出D2，将D2送入输出移位寄存器，并将D2举办反复左移1位运算，反复右移M次，得到实际的丈量值。

2.3 AFE与SAR ADC的匹配中间级设计（高精度跟从器）