如何制止PCB设计限150UF 6.3V制D类放大器机能？

　　假如没有遵循一些根基的机关指南，PCB设计将会限制D类放大器的机能或低落其靠得住性。下面描写了D类放大器一些好的PC板机关实践履历。回收带有两个BTL输出的STA517B（每通道175瓦）数字功率放大器作为典型，但对所有的D类放大器而言，其根基观念是一致的。

　　图1：立体声BTL D类功率放大器道理图

　　地平面

　　精采的地平面是优质D类放大器机关的要害。假如大概应将电路板的底层作为一个专有的地平面，完整的地平面可以提供最佳机能和最靠得住的设计。假如你不得不在电路板的底层布信号线或电源走线，须尽大概的短。假如须要，为了使底层走线短间隔，应将走线引回到电路板的顶层，从而制止在底层长间隔走线。

　　操作过孔将电路板的顶层器件与电路板底层的地平面毗连。可是，过孔仍会堵塞电流回流到地平面， 电容，因此须机动的利用这些过孔。

　　直接在放大器之下的区域须敷铜。假如放大器在其封装的底部有一个裸露的焊盘或插件，那么IC必需焊接到放大器下放的地， 1000UF 6.3V，如此可以作为放大器的扇热区。在这种环境下，地必需从IC正下偏向双方引出，这样可以确保其裸露。放大器下面的地须打上很多过孔，通过过孔向电路板的底层扇热，因此它还可以作为一个扇热区域。

　　放大器的正下方是不发起走信号线的。须打几个过孔和地平面相连以确保所有器件互相之间的地参考点有一个直接和低阻抗的路径。这对输出滤波器是尤为重要的。所有的滤波地必需有一个直接路径回流到放大器正下方的地平面。

　　电源旁路电容

　　为确保不变性及抑制噪声和串扰，对电源加旁路电容长短常重要的。放大器的输出级接收了大量的电流，且开关行动迅速。当输出开关行动时，旁路电容和放大器电源输入引脚之间的寄生电感会发生很大的毛刺，因此寄生电感必需保持尽大概的小。为了能在放大器功率级减小杂散电感和旁路电容之间谐振的影响，须在每个电源输入管脚需利用一个100nF的电容与1uF的电容并联。

　　100nF的电容必需和IC尽大概的接近（凡是不高出2毫米）。并且，如图1所示，旁路电容必需和IC在同一层，以便减小总路径长（和杂散电感）。1uF的电容须依次安排，和100nF电容紧靠在一起。

　　图2：操作电路板的底层为100nF电容举办地毗连，如此将明明的增加总走线长且对电路板机能会发生不良影响。

　　还需回收概略积压能电容在放大器的电源输入举办去耦。概略积压能电容的容值依赖于放大器所要求的电流量。概略积压能电容须和放大器以及电源管脚星形毗连，且必需和放大器尽大概的接近（抱负环境是小于30毫米）。

　　图3：100nF旁路电容须紧靠IC安排。

　　图4：1uF电容需安排在100nF电容之后，通过过孔将1uF电容和电路板底层的地平面毗连。